

CAPITOLO 7

IL TRANSISTOR AD EFFETTO CAMPO (FET)

In questo capitolo affrontiamo il primo dispositivo attivo a semiconduttore, il *transistor ad effetto di campo*, o *FET* (in inglese, *field-effect transistor*). In realtà, più che di un dispositivo, si tratta di una *famiglia* di dispositivi. Di questa famiglia fanno parte, i *MOSFET*, i *MESFET*, i *JFET*, che sono i dispositivi più utilizzati in elettronica e, in particolare, all'interno dei circuiti integrati.

7.1 Considerazioni generali sui FET

Il transistor ad effetto di campo è un dispositivo a semiconduttore (normalmente silicio) provvisto di tre terminali. Se uno di questi tre terminali è comune sia all'ingresso che all'uscita del dispositivo (ad esempio, ponendolo a massa), quest'ultimo può essere più facilmente analizzato come un biporta. In ogni caso, il principio di funzionamento può schematizzarsi in questo modo: la tensione applicata tra due elettrodi del FET (o alla porta d'ingresso) “controlla” il flusso di corrente nel terzo elettrodo (o alla porta d'uscita). Vediamo di chiarire subito in cosa consiste tale “controllo”, aiutandoci con il modello intuitivo del FET riportato in Fig. 7.1.




Fig. 7.1 – Modello intuitivo del FET: una valvola

Diciamo subito che il FET è una valvola, non una *pompa*! Esso non forza il flusso a scorrere, bensì *permette* al flusso di scorrere con una portata dipendente dall'apertura del rubinetto. Chi apre il rubinetto è la tensione applicata tra gli elettrodi "1" e "2", mentre il flusso è semplicemente la corrente che scorre dall'elettrodo "3" all'elettrodo "1". È evidente che più si chiude il rubinetto (si diminuisce la tensione), tanto più si riduce il flusso (diminuisce la corrente).

Si mostrerà più avanti che la corrente è dovuta ad un solo tipo di portatore di cariche a seconda del tipo di FET utilizzato: se i portatori sono elettroni si parla di FET *a canale n*, se sono lacune si parla di FET *a canale p*.

Come accennato prima, i transistori ad effetto di campo possono raggrupparsi in tre grandi famiglie:

- FET a struttura *metallo-ossido-semiconduttore* o *MOSFET* (*Metal-Oxide-Semiconductor Field Effect Transistor*), anche detti *IGFET* (*Insulated Gate Field Effect Transistor*) per la loro struttura in cui il "gate" metallico è isolato dal semiconduttore da un sottile film di biossido di silicio; quest'ultimo è il dispositivo maggiormente impiegato per la realizzazione di circuiti ad alto livello di integrazione (VLSI), come i microprocessori e le memorie a semiconduttore.
- FET a giunzione *p-n* o *JFET* (*Junction Field Effect Transistor*), in cui il gate è realizzato con una giunzione *p-n* polarizzata inversamente;
- FET a giunzione *metallo-semiconduttore* o *MESFET* (*MEtal-Semiconductor Field Effect Transistor*), in cui il gate è realizzato con una giunzione rettificante metallo-semiconduttore polarizzata inversamente;

In breve, i transistori ad effetto di campo presentano le seguenti caratteristiche:

1. il loro funzionamento dipende dal flusso dei soli portatori maggioritari e pertanto sono dei dispositivi unipolari;
2. sono più semplici da realizzare rispetto i *transistori bipolari a giunzione* (*BJT*, che vedremo nel Cap. 8) e nella forma integrata occupano meno spazio;
3. presentano una elevata impedenza di ingresso ($M\Omega$);
4. sono affetti da un "rumore" inferiore a quello presentato dai transistori bipolari a giunzione BJT;
5. possono funzionare molto bene come interruttori.

Il principale svantaggio dei FET consiste nel fatto che l'amplificazione ottenibile con questi dispositivi è in genere più bassa di quella che tipicamente si ottiene con i transistori bipolari. Questi concetti saranno comunque chiariti nel seguito.

Un'ultima precisazione: i circuiti e le applicazioni dei transistor ad effetto di campo che vedremo di seguito si riferiscono a componenti discreti; tuttavia il loro campo di applicazione più importante è quello dei circuiti integrati (ossia più dispositivi realizzati e assemblati sullo stesso substrato di silicio). Le tecniche circuitali sono in generale le stesse, sebbene nel caso di circuiti integrati queste debbano sempre essere asservite alle soluzioni tecnologiche relative alla loro realizzazione. Nel caso di circuiti integrati a MOSFET, ad esempio, non si vedranno resistori o condensatori per il semplice fatto che gli stessi MOSFET vengono utilizzati per “simulare” il comportamento di tali componenti passivi. Evidentemente, ciò porterà ad avere delle piccole differenze nella topologia circuitale, rispetto agli schemi analoghi che si hanno nel caso di soli componenti discreti. Nondimeno, gli schemi di principio sono sempre gli stessi, così come le equazioni che legano tra loro i vari parametri circuitali.

7.2 MOSFET ad arricchimento (*enhancement MOSFET*)

Il *MOSFET ad arricchimento* (in inglese *enhancement MOSFET*) è il transistor ad effetto di campo più usato. In questo paragrafo si studierà dapprima la struttura ed il principio di funzionamento; successivamente si analizzerà la caratteristica corrente-tensione, il cui studio condurrà in seguito alle applicazioni circuitali del dispositivo.

7.2.1 Struttura fisica e principio di funzionamento

La Fig. 7.2 mostra la struttura fisica del MOSFET ad arricchimento *a canale n*. Il transistor è realizzato su un substrato di tipo *p*, che è un wafer di silicio monocristallino (avente spessore pari a circa 0,5 mm e diametro 12 pollici [≈ 30 cm]) e funge anche da supporto fisico del componente. Nel substrato vengono ricavate due regioni di tipo *n* fortemente drogate¹ che prendono il nome di *source* e *drain*, elettricamente isolate tra loro. Su di esse vengono depositati due contatti metallici che costituiscono gli elettrodi “1” e “3” della Fig. 7.1 (e che normalmente vengono indicati con le lettere “S” e “D”). La distanza *L* tra le regioni di source e di drain lungo la direzione *y* viene detta *lunghezza del canale* ed è attualmente inferiore al micron (dal 2017 è ormai commercialmente disponibile la cosiddetta *tecnologia a 10 nm*, dove cioè $L = 10$ nm; ne è un esempio la CPU Snapdragon 835 di Qualcomm). La *larghezza del canale* *W*, nella direzione ortogonale al foglio, viene scelta in modo da avere una data conduttanza ed è compresa tra 2 e 50 volte il valore di *L*. Tra le due regioni è fatto crescere un film sottile di *biossido di silicio* (SiO_2), di spessore pari o inferiore a circa 10 nm, (lo spessore è 1,2 nm con la tecnologia a 65 nm). Sopra il dielettrico viene realizzato un contatto

¹ Le due regioni sono fortemente drogate perché in tal modo il contatto metallico con il semiconduttore n^+ forma una *giunzione ohmica*; si può dimostrare che se la regione *n* è poco drogata si forma una *giunzione metallo-semiconduttore* con caratteristiche rettificanti simili a quelle del diodo esaminate nel Cap. 6.

metallico, corrispondente all'elettrodo "2" della Fig. 7.1, che prende il nome di *gate* (ed è indicato con la lettera "G").




Fig. 7.2 – a) Vista d'insieme e b) sezione trasversale di un MOSFET ad arricchimento

Il principio di funzionamento è molto semplice: le due regioni n^+ di source e di drain risultano elettricamente isolate tra di loro, a meno che non si riesca ad ottenere un canale indotto di tipo n tra source e drain (al di sotto del contatto di gate). Questa condizione può essere raggiunta applicando un'opportuna tensione all'elettrodo di gate (o meglio, tra il gate e il substrato): in tal modo la conducibilità del canale dipende proprio da tale tensione.

Si osservi che il substrato forma giunzioni $p-n$ con le regioni di source e drain. Nel normale funzionamento queste giunzioni sono sempre lasciate polarizzate inversamente. Pertanto – come si osserva anche in Fig. 7.2 – esiste un quarto elettrodo (indicato con la lettera “B”), detto di *substrato* (o *body*, o ancora *bulk*). Tale elettrodo è normalmente connesso all’elettrodo di source (e proprio per tale motivo spesso non è indicato nei simboli circuitali): in questo modo, se il drain si trova ad una tensione positiva rispetto al source, entrambe le giunzioni *source-body* e *drain-body* risultano polarizzate inversamente.

Analizziamo il funzionamento del dispositivo al variare della tensione V_G applicata al gate. Se $v_G = 0$, dal punto di vista elettrico il MOSFET è costituito da due giunzioni *substrato-source* e *substrato-drain*. Anche se una tensione positiva v_{DS} è applicata tra drain e source, le due giunzioni risultano polarizzate inversamente e si oppongono al passaggio della corrente tra drain e source. Il canale inoltre è caratterizzato da una resistenza molto elevata (dell’ordine del $T\Omega$). Consideriamo invece il caso in cui sia applicata una certa $v_{DS} > 0$ tra drain e source (con il source a massa) e una $v_{GS} > 0$ all’elettrodo di gate. La v_{GS} essendo positiva allontana le lacune verso l’elettrodo B (per induzione elettrostatica, effetto analogo a quello visto in un condensatore), cioè verso il basso: in questo modo si crea proprio al di sotto del gate una regione svuotata. In tale regione si ha una carica spaziale negativa: infatti allontanare le lacune significa attirare elettroni dalle regioni n^+ di source e di drain e formare pertanto una regione costituita da ioni negativi. Tra source e drain in questo modo si forma un canale di tipo n che li collega tra loro, come mostrato in Fig. 7.3.




Fig. 7.3 – Formazione del canale in un NMOS ad arricchimento

Poiché tra source e drain è applicata una tensione positiva, allora una corrente di elettroni scorrerà tra il terminale S e il terminale D. Un MOSFET di questo tipo prende il nome di *MOSFET a canale n*, oppure *NMOS*. Si noti che il canale *n* viene realizzato in un substrato di tipo *p* invertendo la superficie del substrato da tipo *p* a tipo *n*: per tale motivo il canale indotto prende il nome di *strato di inversione*.

Il valore di v_{GS} per cui nella regione di canale si accumula un numero di elettroni liberi sufficiente per formare il canale di conduzione è chiamato *tensione di soglia (threshold)* ed è indicato con V_t . Per un NMOS ovviamente V_t è positiva e tipicamente è compresa tra 1 e 3 V.

Un *MOSFET ad arricchimento a canale p*, oppure *PMOS ad arricchimento*, è realizzato su un substrato di tipo *n* con regioni p^+ per source e drain. A differenza dell'NMOS, esso utilizza lacune come portatori di carica e inoltre v_{GS} , v_{DS} e V_t sono negative. Tale tecnologia è poco usata, eccetto che nei *CMOS*, di cui si parlerà nel Cap. 11, principalmente perché gli NMOS si riescono a realizzare di dimensioni minori e funzionano con più basse tensioni di alimentazioni.

I simboli circuitali dei MOSFET ad arricchimento a canale *n* e a canale *p* sono riportati in Fig. 7.4. Lo spazio tra la linea che stilizza il gate e quella che stilizza il canale indica che l'elettrodo di gate è isolato dal corpo del componente. La punta della freccia indica il verso (convenzionale) del flusso di corrente. Esiste anche un altro simbolo in cui si considera il quarto elettrodo di substrato non connesso al source, ma è più complesso e meno utilizzato.




Fig. 7.4 – Simbolo circuitali di un MOSFET ad arricchimento
a) a canale *n*; b) a canale *p*

Una curiosità: si noti che il nome FET, *field-effect transistor*, deriva dal *campo elettrico* che controlla la corrente nel canale e che si stabilisce tra il gate e il canale, esattamente come in un condensatore a facce piane parallele. Sull'etimologia del termine *transistor* ci si riferisca al prossimo capitolo.

7.2.2 Caratteristiche corrente-tensione

Supponiamo inizialmente di lavorare con tensioni v_{DS} molto piccole, dell'ordine di 0,1-0,2 V, e osserviamo cosa accade in un NMOS ad arricchimento nell'ipotesi che $v_{GS} \geq V_t$ (e che quindi il canale sia formato). Supponiamo inoltre che il source sia connesso a massa (insieme al substrato) e che le tensioni applicate agli altri due elettrodi siano riferite a massa. Se la tensione v_{GS} aumenta, proporzionalmente aumenta la conduttanza del canale; pertanto anche la corrente i_D risulta proporzionale a v_{GS} e ovviamente alla tensione v_{DS} che fa scorrere i_D . La situazione è pertanto quella riportata in Fig. 7.5 (si noti in ascissa l'ordine di grandezza di v_{DS}).




Fig. 7.5 – Caratteristiche i_D - v_{DS} di un NMOS ad arricchimento per $v_{DS} < 0,2\text{ V}$

Se si aumenta la tensione v_{DS} , poiché il canale è resistivo (ovviamente sempre che sia verificata la condizione $v_{GS} \geq V_t$), allora la tensione nei vari punti del canale vale ovviamente zero in corrispondenza del source e v_{DS} in corrispondenza del drain (e assume valori intermedi fra 0 e v_{DS} nei punti intermedi del canale tra source e drain). Analogamente, la tensione misurata tra il gate e i vari punti del canale varia tra v_{GS} in corrispondenza del source e $(v_{GS} - v_{DS})$ in corrispondenza del drain. Poiché lo spessore del canale dipende dalla tensione applicata ad esso (o meglio dalle due tensioni applicate, v_{GS} e v_{DS}), è chiaro che all'aumentare di v_{DS} (tenendo v_{GS} costante) il canale tende a *strozzarsi* nelle vicinanze del drain, così come riportato in Fig. 7.6.




Fig. 7.6 – Strozzamento del canale con l'aumentare della tensione v_{DS}

È dunque plausibile che, non appena v_{DS} è sufficientemente elevata, le caratteristiche i_D-v_{DS} non siano più rettilinee ma si incurvino diminuendo la loro pendenza.

Quando la tensione sul drain v_{DS} raggiunge il valore $(v_{GS} - V_t)$, il canale in corrispondenza del drain risulta completamente strozzato; infatti, come detto prima, la tensione sul drain è $(v_{GS} - v_{DS})$ e sostituendo $v_{DS} = (v_{GS} - V_t)$ si ottiene una tensione sul drain pari a V_t , che corrisponde appunto alla tensione minima da applicare al canale affinché questi conduca. In tale situazione si dice che il canale è in *pinch-off*. Si può dimostrare che, se $v_{DS} \geq (v_{GS} - V_t)$, la sezione del canale e la velocità delle cariche rimangono pressoché costanti; si estende unicamente la zona interessata dallo strozzamento in direzione del source. Pertanto la corrente i_D , la cui intensità dipende dalla sezione del canale e dalla velocità delle cariche, rimane sostanzialmente costante all'aumentare di v_{DS} . Il valore di tensione sul drain

$$v_{DS(sat)} = v_{GS} - V_t \quad (7.1)$$

prende il nome di *tensione di saturazione*, o di *pinch-off*. Per $v_{DS} \geq v_{DS(sat)}$ (e ovviamente $v_{GS} \geq V_t$) si dice che il MOSFET è in *regione di saturazione*; per $v_{DS} < v_{DS(sat)}$ (e $v_{GS} \geq V_t$) si dice che il MOSFET è in *regione di triodo*. Si noti che per ogni valore di $v_{GS} (\geq V_t)$ si ha un diverso valore di $v_{DS(sat)}$.

La Fig. 7.7a mostra un NMOS ad arricchimento, le tensioni v_{GS} e v_{DS} ad esso applicate ed il verso convenzionale in cui scorrono le correnti (in realtà, con le tensioni indicate, la corrente è costituita da un flusso di elettroni che scorre dal source verso il drain). Dato che il gate è isolato dal resto del componente tramite il film dielettrico, si ha che $i_G = 0$. Da ciò consegue che $i_S = i_D$, in quanto la

corrente che parte dal drain non può fluire attraverso il gate ma deve necessariamente raggiungere il source. Si noti che il dispositivo polarizzato (ossia con le tensioni applicate agli elettrodi) riportato in Fig. 7.6 può essere riconducibile allo schema circuitale di Fig. 7.7a. Poiché il source è comune a ingresso e uscita, lo schema prende il nome di *MOSFET a source comune*. Questo circuito di principio può essere utilizzato per misurare le caratteristiche i_D-v_{DS} di Fig. 7.7b: queste rappresentano una famiglia di curve, ognuna misurata per un certo valore costante di v_{GS} .




Fig. 7.7 – a) Circuito di misura delle caratteristiche i_D-v_{DS} di un NMOS ad arricchimento. b) Caratteristiche i_D-v_{DS} per un dispositivo con $V_t = 2\text{ V}$ e $K = 0,25\text{ mA/V}^2$

Si distinguono tre regioni sul piano i_D-v_{DS} :

1. regione di cut-off, o d'interdizione, che corrisponde alla condizione

$$v_{GS} < V_t. \tag{7.2}$$

Per tali valori di v_{GS} non si ha la formazione del canale e quindi non si ha passaggio di corrente i_D . Il limite di tale regione è costituito dal ramo di caratteristica coincidente con l'asse delle ascisse ($i_D = 0$).

2. regione di triodo, che corrisponde alle due condizioni

$$v_{GS} \geq V_t. \tag{7.3}$$

e

$$v_{DS} < v_{GS} - V_t. \tag{7.4}$$

In tale regione per piccoli valori di v_{DS} si ha – come visto prima – una relazione di proporzionalità tra i_D e v_{DS} , pertanto si ha una stella di rette che si diparte dall'origine, ciascuna corrispondente ad un diverso valore di v_{GS} . Con l'aumentare di v_{DS} , ci si avvicina al valore di saturazione e il canale inizia a strozzarsi: le caratteristiche pertanto si incurvano e non si ha più una relazione di linearità. Si dimostra che la corrente dipende dalla tensione secondo la seguente legge:

$$i_D = K \left[2(v_{GS} - V_t)v_{DS} - v_{DS}^2 \right] , \quad (7.5)$$

dove

$$K = \frac{1}{2} \mu C_{ox} \left(\frac{W}{L} \right) , \quad (7.6)$$

essendo μ la mobilità dei portatori, C_{ox} la capacità per unità di area del condensatore tra il gate e il substrato (detta *capacità dell'ossido*), W la larghezza e L la lunghezza del canale. Poiché per un determinato processo di fabbricazione sia μ che C_{ox} sono quantità costanti, il *fattore di forma* W/L (*aspect ratio*) del dispositivo determina il suo *parametro di conducibilità* K (che si misura in A/V^2). Si noti, infine, che se v_{DS} è sufficientemente piccolo, si può trascurare il termine quadratico nella (7.5) e si ottiene

$$i_D = 2K(v_{GS} - V_t)v_{DS} , \quad (7.7)$$

che è una relazione lineare, in accordo con la fisica del dispositivo prima studiata.

3. *regione di saturazione (o di pinch-off)*, che corrisponde alle due condizioni

$$v_{GS} \geq V_t . \quad (7.8)$$

e

$$v_{DS} \geq v_{GS} - V_t . \quad (7.9)$$

Come già detto, in tale regione la corrente risulta indipendente dalla tensione v_{DS} . Per ricavare tale valore (costante) di corrente, basta allora sostituire nella (7.5), al posto di v_{DS} , il valore di “confine” tra la regione di triodo e quella di saturazione, ossia $v_{DS(sat)} = v_{GS} - V_t$. Si ottiene

$$i_D = K(v_{GS} - V_t)^2 . \quad (7.10)$$

Come è evidente, la corrente è indipendente da v_{DS} , ma non da v_{GS} . Al variare di v_{GS} , si ottengono i diversi rami orizzontali a i_D costante. Pertanto un MOSFET saturato si comporta come un generatore ideale di corrente, *controllato* da v_{GS} .

La relazione quadratica (7.10) è rappresentata in Fig. 7.8: essa lega la grandezza d'ingresso v_{GS} con quella d'uscita i_D , pertanto costituisce la *transcaratteristica* del MOSFET (che – ricordiamo – è valida solo in condizioni di saturazione).




Fig. 7.8 – Transcaratteristica i_D - v_{GS} in saturazione ($V_t = 2$ V, $K = 0,25$ mA/V²)

Abbiamo detto che in saturazione i rami di caratteristica sono perfettamente orizzontali. In realtà ciò costituisce una buona approssimazione delle caratteristiche reali, ma non è del tutto vero. Infatti, aumentando v_{DS} oltre il valore $v_{DS(sat)}$, la regione di strozzamento si allarga verso il source: ciò significa che la lunghezza L del canale diminuisce e poiché il parametro di conducibilità K è inversamente proporzionale a L (cfr. equazione (7.6)), allora K aumenta e così ovviamente i_D . Tale fenomeno – che prende il nome di *modulazione della lunghezza del canale* – è responsabile della lieve inclinazione delle caratteristiche in saturazione, come riportato in Fig. 7.9.




Fig. 7.9 – Effetto della modulazione della lunghezza del canale sulle caratteristiche i_D - v_{DS}

La tensione V_A indicata in figura – spesso impropriamente chiamata *tensione di Early*, per analogia con l'effetto simile che sussiste nei transistor BJT – è compresa tipicamente tra 30 V e 200 V. Poiché V_A non è infinita, la *conduttanza d'uscita* del MOSFET in saturazione non è zero (ossia il MOSFET non si comporta come un generatore *ideale* di corrente). Definita la conduttanza d'uscita g_o come la derivata di i_D rispetto a v_{DS} (a v_{GS} costante), graficamente dalla Fig. 7.9 si ottiene

$$g_o = I_D / V_A, \quad (7.11)$$

essendo I_D la corrente corrispondente al particolare valore di v_{GS} per cui g_o è stato calcolato (in altri termini, la corrente del *punto di riposo*, nel quale il MOSFET lavora). La *resistenza d'uscita* r_o , definita come l'inverso di g_o , varia tipicamente tra 10 k Ω e 1 M Ω .

Un quadro riassuntivo che illustra le tre diverse regioni di funzionamento del MOSFET ad arricchimento nel piano v_{GS} - v_{DS} è mostrato in Fig. 7.10.




Fig. 7.10 – Regioni di funzionamento del MOSFET ad arricchimento nel piano v_{GS} - v_{DS}

7.3 MOSFET a svuotamento (depletion MOSFET)

Il MOSFET a svuotamento (in inglese *depletion MOSFET*) è strutturalmente simile al MOSFET ad arricchimento. La sostanziale differenza è che il canale è già realizzato fisicamente; dunque in un NMOS, ad esempio, il substrato è di tipo p ma tra source e drain (entrambi di tipo n^+) esiste una regione di tipo n che li connette elettricamente insieme. Pertanto se $v_{DS} > 0$ si ha una corrente i_D non nulla anche se $v_{GS} = 0$. Supponendo di mantenere $v_{DS} > 0$, se $v_{GS} < 0$ allora il canale risulta più sottile rispetto al caso $v_{GS} = 0$, in quanto si provoca l'allontanamento degli elettroni dal canale stesso (nel caso di canale n). Diminuendo ulteriormente la tensione v_{GS} , si raggiunge una tensione V_t – questa volta *negativa* – per la quale il canale risulta completamente svuotato di elettroni. In questo caso (e,

ovviamente, anche se si diminuisce ulteriormente v_{GS} al di sotto di V_t si ha $i_D = 0$, pure se $v_{DS} > 0$. Tale condizione corrisponde al cut-off del dispositivo.

Si noti che, se invece di una tensione negativa, si applica al gate una tensione $v_{GS} > 0$, il canale risulta arricchito e il MOSFET funziona ad arricchimento (*enhancement mode*). Pertanto un MOSFET a svuotamento può funzionare ad arricchimento, *ma non viceversa!*

I simboli circuitali dei MOSFET a svuotamento a canale n e a canale p sono riportati in Fig. 7.11. Si noti che l'unica differenza rispetto a quello ad arricchimento è la presenza della linea verticale che rappresenta il canale, intendendo, in questo caso, che esiste un canale permanente. Pure per il MOSFET a svuotamento esiste un altro simbolo in cui si considera il quarto elettrodo di substrato non connesso al source, ma è meno intuitivo di quello riportato in Fig. 7.11.




Fig. 7.11 – Simbolo circuitali di un MOSFET a svuotamento
a) a canale n ; b) a canale p

In Fig. 7.12 sono riportate le caratteristiche i_D-v_{DS} di un MOSFET a svuotamento a canale n . Le relazioni analitiche che individuano le caratteristiche nelle diverse regioni di funzionamento sono le stesse di quelle del MOSFET ad arricchimento. Si noti che, poiché V_t è negativa, l'NMOS entra in regione di saturazione non appena la tensione di drain v_{DS} supera quella di gate v_{GS} di una quantità pari a $|V_t|$.




Fig. 7.12 – Caratteristiche i_D-v_{DS} per un MOSFET a svuotamento con $V_t = -4 V$ e $K = 1 mA/V^2$

Sebbene queste caratteristiche non mostrino la dipendenza di i_D da v_{DS} nella regione di saturazione, tale dipendenza esiste ed è identica a quella del componente ad arricchimento.

La Fig. 7.13 mostra la transcaratteristica i_D-v_{GS} in saturazione indicando entrambi i modi di funzionamento, arricchimento e svuotamento.




Fig. 7.13 – Transcaratteristica i_D-v_{GS} in saturazione ($V_t = -4 V$, $K = 1 mA/V^2$)

Un altro parametro utile a descrivere il MOSFET a svuotamento è il valore della *corrente di drain in saturazione per $v_{GS} = 0$* , indicato con I_{DSS} . Dalla (7.10) si ottiene facilmente che

$$I_{DSS} = KV_t^2 ; \tag{7.12}$$

da questa si può ricavare K in funzione di I_{DSS} e V_t . Tale operazione è di utilizzo pratico, visto che normalmente le case costruttrici forniscono i valori di I_{DSS} e V_t , ma non di K .

Un quadro riassuntivo che illustra le tre diverse regioni di funzionamento del MOSFET a svuotamento nel piano v_{GS} - v_{DS} è mostrato in Fig. 7.14.




Fig. 7.14 – Regioni di funzionamento del MOSFET a svuotamento nel piano v_{GS} - v_{DS}

Finora abbiamo parlato solo dei componenti a canale n . I transistor PMOS, sebbene poco diffusi in forma discreta, funzionano in modo simile a quelli a canale n , eccetto per il fatto che le polarità di tutte le tensioni (compresa V_t) sono invertite. Inoltre, in un PMOS la corrente i_D scorre entrando dal source e uscendo dal drain. Per riassumere quanto detto, in Fig. 7.15 vengono schematicamente riportate le transcaratteristiche i_D - v_{GS} dei MOSFET ad arricchimento e svuotamento (funzionanti in saturazione) di entrambe le polarità.




Fig. 7.15 – Transcaratteristiche i_D - v_{GS} in saturazione per MOSFET ad arricchimento e a svuotamento di entrambe le polarità

Infine, diamo alcune precisazioni sui limiti di utilizzo dei MOSFET e sulle precauzioni da prendere per maneggiarli. All'aumentare di v_{DS} (oltre a circa 20 V) si ha un fenomeno di breakdown (detto *punch-through*) per cui la corrente sale rapidamente ma non si hanno danni permanenti al dispositivo. Se invece si aumenta la tensione v_{GS} (oltre a circa 50 V) si ha la rottura dello strato di ossido e la distruzione fisica del componente. Sebbene 50 V possano sembrare molti, in realtà data l'elevata resistenza d'ingresso del MOSFET, è sufficiente l'accumulo di carica statica sul gate per dare luogo a tensioni simili o maggiori. Per evitare l'accumulo di carica statica, coloro i quali maneggiano MOSFET utilizzano generalmente speciali braccialetti conduttori connessi elettricamente a terra. In genere, i costruttori riportano nei data-book come realizzare una *static-free workstation* ove poter manipolare dispositivi MOSFET senza il rischio di distruggerli a causa della carica elettrostatica. Un esempio è riprodotto in Fig. 7.16.




Fig. 7.16 – *Static-free workstation per la manipolazione di componenti MOSFET*

Come protezione ulteriore, inoltre, all'ingresso di circuiti integrati MOS di solito vengono adoperati limitatori a diodi che proteggono il gate da sovratensioni elevate.

7.4 Cenni sui FET a giunzione (JFET) e sui MESFET (Metal-Semiconductor FET)

Il transistor a giunzione ad effetto di campo, o JFET, ha un'impedenza d'ingresso elevata, sebbene minore del MOSFET. Attualmente è un componente non molto utilizzato, sebbene esso si ritrovi come stadio d'ingresso di alcuni tipi di *amplificatori operazionali*. Tuttavia, i maggiori

vantaggi offerti dai MOSFET rispetto ai JFET, hanno imposto sul mercato la tecnologia MOS per l'implementazione dei circuiti a larghissima scala (VLSI).

La struttura è molto simile a quella di un MOSFET privo dell'ossido di gate. In particolare, tra il source ed il drain è già esistente un canale, ad esempio di tipo n ; il gate, invece è, in tal caso, di tipo p ed è polarizzato inversamente rispetto al source (si parla in tal caso di JFET a canale n).

Il funzionamento del dispositivo è basato sul fatto che la zona di svuotamento in polarizzazione inversa della giunzione $p-n$ permette di controllare la larghezza del canale e di modulare quindi il flusso di corrente che ivi scorre.

Di seguito sono riportati i simboli circuitali relativi ad un JFET a canale n (Fig. 7.17a) e ad un JFET a canale p (Fig. 7.17b).




Fig. 7.17 – Simbolo circuitali di un JFET a) a canale n ; b) a canale p

I componenti di cui si è parlato sinora sono tutti realizzati in silicio. Questo riflette la situazione che si è verificata nell'industria elettronica per quattro decenni e ci si aspetta che il dominio del silicio come materiale per la fabbricazione di dispositivi elettronici continuerà più o meno incontrastato per molti anni ancora. Ad ogni modo, nelle applicazioni digitali che richiedono elevate velocità di funzionamento e in quelle analogiche che devono funzionare a frequenze molto elevate, si è affermato un nuovo semiconduttore: l'*arseniuro di gallio* (*GaAs*). Esso è un semiconduttore composto, formato da un elemento del III gruppo della tavola periodica (Ga) ed uno del V gruppo (As), pertanto si dice spesso che il GaAs è un semiconduttore III-V.

Il vantaggio principale del GaAs risiede nella maggiore velocità con cui viaggiano gli elettroni nel GaAs di tipo n rispetto al silicio. Questo deriva dal fatto che la mobilità μ_n degli elettroni è circa un ordine di grandezza maggiore di quella del silicio. Pertanto, a pari tensioni in ingresso, i componenti in GaAs mostrano correnti d'uscita più elevate; le maggiori correnti permettono di

caricare e scaricare più velocemente le capacità di carico e quelle parassite, consentendo un aumento della velocità di funzionamento.

Gli svantaggi dei componenti in GaAs sono essenzialmente due, uno di tipo tecnologico ed uno di tipo fisico. Infatti, sebbene la tecnologia offra grandi potenzialità, essa è ancora relativamente immatura dal punto di vista dell'affidabilità e della produzione (ed incontra parecchie resistenze ad affermarsi, visti gli enormi investimenti che sono stati spesi dalle industrie per consolidare la tecnologia del silicio), pertanto essa è limitata a bassi livelli d'integrazione. Inoltre, la mobilità delle lacune è parecchio più bassa, pertanto non è possibile realizzare dispositivi FET a canale p . La mancanza di transistori complementari è uno svantaggio ben chiaro della tecnologia in GaAs, visto che attualmente le tecnologie digitali più utilizzate (CMOS) necessitano di FET di entrambi i tipi.

Il MESFET, come il diodo Schottky, è basato sul funzionamento di una giunzione rettificante *metallo-semiconduttore* ($M-S$) dove il semiconduttore è costituito da GaAs. Esso funziona allo stesso modo di un JFET con la differenza che, per il controllo della larghezza di canale, invece di modulare la zona svuotata della giunzione $p-n$, si modula la zona svuotata della giunzione $M-S$. Ovviamente la giunzione $M-S$ deve essere polarizzata inversamente per potere esercitare il controllo della larghezza del canale; l'elettrodo di controllo della giunzione $M-S$ prende anche in questo caso il nome di *gate* per analogia con gli altri FET.

I MESFET più diffusi sono quelli a svuotamento con una tensione di soglia V_t negativa, tipicamente compresa tra $-0,5$ V e $-2,5$ V. Come nei JFET, tali dispositivi non possono lavorare con valori di v_{GS} positivi. In pratica, le caratteristiche sono molto simili a quelle del JFET a canale n .

Riportiamo infine il simbolo circuitale di un MESFET (a canale n , a svuotamento) in Fig. 7.18: esso “fonde” insieme i due simboli del JFET (dato che il principio di funzionamento è lo stesso) e del MOSFET a svuotamento (per la presenza del canale).




Fig. 7.18 – Simbolo circuitale di un MESFET (a canale n , a svuotamento)

7.5 Fogli tecnici (data sheets) di FET

La quasi totalità dei cataloghi di FET delle case costruttrici riportano ormai solamente dispositivi MOSFET e MESFET, mentre i JFET (discreti) tendono a scomparire dal mercato. Riguardo i MOSFET (discreti) possiamo dire che l'uso di componenti discreti è limitato sostanzialmente ad applicazioni di potenza (*power MOS*) e per commutazioni veloci (*fast switching*). In genere, per applicazioni del primo tipo, ciò che interessa è la *transconduttanza* g_m , che esamineremo con lo studio degli amplificatori nel Cap. 10. Risalta immediatamente che tale parametro è largamente più elevato rispetto ad altri tipi di MOSFET e può superare il valore di 1 S. Per applicazioni in commutazione, particolare enfasi viene in genere data ai *tempi di commutazione* (*switching time*), cioè ai tempi necessari al FET per portarsi ad uno stato "ON" o ad uno stato "OFF". Anche di ciò parleremo più diffusamente quando esamineremo il funzionamento dei transistor in commutazione (Cap. 11). Un altro parametro importante per questo genere di applicazioni è anche la *resistenza drain-source allo stato ON* ($R_{DS(ON)}$): questi rappresenta la pendenza delle caratteristiche nella regione di triodo per piccoli valori di v_{DS} , quando cioè il FET si comporta come una resistenza. Più questi tratti di caratteristica tendono a divenire verticali, tanto più è maggiore la i_D a pari v_{DS} (cioè $R_{DS(ON)}$ è sempre più piccola) e quindi tanto minore è la potenza dissipata.

In genere i *data sheet* di dispositivi FET sono strutturati in modo simile a quanto visto per i diodi, anche se ovviamente diverse sono le informazioni fornite. Vengono dapprima riportate informazioni sulle applicazioni possibili di quel determinato componente, ossia lo scopo (o gli scopi) per il quale è stato progettato. Spesso sono forniti anche degli schemi elettrici applicativi. Altre informazioni vengono poi date sul *contenitore* del dispositivo (a secondo della potenza che può dissipare); il contenitore di norma è identificato da una sigla del tipo TO-XX, dove XX sono una o più cifre numeriche. Dopodiché vengono dati i *maximum ratings*, cioè i *limiti di funzionamento*, che sono quei parametri che tassativamente non devono essere oltrepassati se non si vuole la distruzione fisica del dispositivo. Essi si riferiscono normalmente ai massimi valori di v_{DS} , i_D , della potenza dissipata P_D , della temperatura di giunzione T_j . Successivamente vengono fornite le *caratteristiche elettriche* (a 25°C): queste specificano particolari proprietà del FET e possono riguardare l'amplificazione (*small signal characteristics*) e la commutazione (*switching characteristics*). Per ogni parametro fornito vengono precisate dettagliatamente le condizioni di misura e, nel caso dei tempi di commutazione, sono riportati anche i circuiti di prova. A volte i cataloghi forniscono il *valore tipico* di questi parametri, ma più frequentemente ne indicano il valore massimo e minimo o soltanto uno dei due (quello più significativo ai fini dell'impostazione di un progetto nella situazione meno favorevole). Infine, vengono riportati i diagrammi, cioè le curve di variazione dei parametri maggiormente importanti riguardo al tipo di applicazioni previste. Di norma, sono sempre riportate le caratteristiche

$i_{D-V_{DS}}$ al variare di v_{GS} . Anche per queste vale, tuttavia, quanto già detto per i diodi e cioè che non è possibile effettuare un progetto a partire da tali caratteristiche vista l'elevata *dispersione* delle caratteristiche stesse. Alcuni fabbricanti, però, riportano le caratteristiche “minime” e “massime”, cioè i limiti dell'escursione dei valori delle caratteristiche; ciò può invece risultare utile ai fini di un progetto, per delimitare immediatamente l'intervallo di valori all'interno dei quali il componente deve lavorare.

Qualche ambiguità può talvolta nascere su alcuni parametri adoperati dai vari costruttori, dato che non esiste uno standard ben preciso. In particolare, la *transconduttanza* g_m può anche essere indicata con g_{fs} , o con $|y_{fs}|$, la *tensione di breakdown drain-source* con $V_{(BR)DS}$ o con BV_{DS} , infine la *tensione di soglia* V_t con $V_{(TO)}$ o con $V_{th(GS)}$ o con $V_{GS(ON)}$.